ШВИДКА ЛОКАЛІЗАЦІЯ ОСЕРЕДКІВ ПРОГРАМНОГО КОДУ FPGA, ПРИДАТНИХ ДЛЯ СТЕГАНОГРАФІЧНОГО ЗБЕРІГАННЯ ДОДАТКОВИХ ДАНИХ
DOI:
https://doi.org/10.35546/kntu2078-4481.2025.4.3.1Ключові слова:
стеганографічне зберігання даних, FPGA, наближена обробка даних, операції над числами з плаваючою крапкою, блоки LUTАнотація
Статтю присвячено використанню стеганографічного підходу до зберігання контрольних даних, які використовуються в процесі прихованого моніторингу характеристик безпеки програмного коду мікросхем FPGA. За такого підходу контрольні дані утворюють з інформаційним об’єктом програмного коду єдине ціле, а сам факт присутності цих даних в програмному коді не є очевидним. Традиційно для стеганографічного вбудовування додаткових даних в програмний код FPGA застосовують методи, що базуються на еквівалентних перетвореннях елементів програмного коду. Однак обсяг зберігання даних, забезпечений зазначеними методами часто є недостатнім для одночасного зберігання контрольних даних декількох видів моніторингу. Інша група методів стеганографічного зберігання даних базується на нееквівалентних перетвореннях програмного коду. Ці методи застосовуються для обчислювачів, реалізованих в середовищі FPGA, які виконують наближену обробку даних. В структурі зазначених обчислювачів мають місце елементарні блоки FPGA, які обчислюють тільки несуттєві розряди результатів наближених операцій. Зміна в нееквівалентний спосіб програмного коду таких блоків не призводить до некоректного функціонування пристрою. Відомі методи даного класу основані на моделюванні, яке знаходять всі несуттєві блоки, але має значну часову складність. В даній роботі пропонується підхід, який дозволяє знайти неповну множину несуттєвих блоків, але зі значним скороченням часової складності. Експериментальне дослідження запропонованого підходу показує, що його використання дозволяє забезпечити додатковий до методів еквівалентних перетворень обсяг стеганографічного зберігання контрольних даних в середовищі програмного коду FPGA. Пропозиції роботи можуть бути застосовані до обчислювачів, розмірність яких не дозволяє виконати локалізацію несуттєвих існуючими методами.
Посилання
Tu K., Tang S., Yu X., Josipovic L., Chu Z. FPGA EDA: Design Principles and Implementation. Singapore: Springer, 2024. 248 p.
Ashutosh M., Goswami M., Manoj K., Rajput N. Hardware Security: Challenges and Solutions. Singapore: Springer, 2025. 274 p.
Shih F. Digital Watermarking and Steganography: Fundamentals and Techniques. 2nd ed. USA, Boca Raton: CRC Press. 2017. 320 p.
Drozd A., Antoshchuk S., Drozd J., Zashcholkin K., Drozd M., Kuznietsov N., Al-Dhabi M., Nikul V. Checkable FPGA Design: Energy Consumption, Throughput and Trustworthiness. Studies in Systems, Decision and Control: Green IT Engineering: Social, Business and Industrial Applications. Switzerland, Cham: Springer International Publishing, 2019. Vol. 171. P. 73-94.
Anderson A., Muralidharan S., Gregg D. Efficient Multibyte Floating Point Data Formats Using Vectorization, IEEE Transactions on Computers, vol. 66, no. 12 (2017) 2081-2096. DOI: 10.1109/TC.2017.2716355.
Zashcholkin K., Drozd O., Antoshchuk S., Ivanova O., Sachenko O. Steganographic Resources of FPGA-based Systems for Approximate Data Processing. CEUR-WS. 2021. Vol. 2864. P. 324-333.
Zashcholkin K., Drozd O., Ivanova O., Shaporin R., Kuznietsov M. An Approach to Stego-Container Organization in FPGA Systems for Approximate Data Processing. CEUR-WS. 2021. Vol. 2853. P. 527–536.
Дрозд О.В. Теоретичні основи, методи та засоби функціонального діагностування вузлів обчислювальних пристроїв з використанням природної надмірності при виконанні приблизних обчислень: дис. … д-ра техн. наук: 05.13.05. Одеса, 2003. 327 с.
##submission.downloads##
Опубліковано
Номер
Розділ
Ліцензія

Ця робота ліцензується відповідно до Creative Commons Attribution 4.0 International License.






