МЕТОД ФОРМУВАННЯ СТЕГО-КЛЮЧА ДЛЯ ЗБІЛЬШЕННЯ ОБСЯГУ ПРИХОВАНОГО ЗБЕРІГАННЯ ДАНИХ В СЕРЕДОВИЩІ ПРОГРАМНОГО КОДУ FPGA
DOI:
https://doi.org/10.35546/kntu2078-4481.2025.1.2.1Ключові слова:
стеганографічне вбудовування даних, цифрові водяні знаки, стего-ключ, моніторинг програмного коду, мікросхеми FPGA, інформаційний об’єкт програмного кодуАнотація
У статті розглядаються питання прихованого зберігання контрольних даних в середовищі низькорівневого програмного коду мікросхем FPGA при виконанні моніторингу цього програмного коду. Моніторинг характеристик безпеки програмного коду, таких як цілісність, автентичність, шляхи його розповсюдження є однією з основних складових забезпечення безпеки програмованих систем. В статті зазначено, що перспективними є методи моніторингу характеристик безпеки програмного коду FPGA, в рамках яких контрольні дані, що використовуються цими методами, вбудовуються в програмний код в стеганографічний спосіб у вигляді цифрового водяного знака. В результаті таке вбудовування не впливає на поведінку мікросхем FPGA і не змінює характеристики системи, побудованої на основі цих мікросхем. Перевагою зазначеного підходу є те, що факт наявності контрольних даних у програмному коді та факт виконання моніторингу є скритими. Однак при використанні для моніторингу контрольних даних, які вбудовуються в програмний код, існує проблема відновлення початкового стану цього програмного коду. Проблема полягає в необхідності стеганографічного збереження як самих контрольних даних, так і інформації для відновлення початкового стану програмного коду. Однак обсяг інформації, необхідної для відновлення, може займати дуже велику частину обсягу цифрового водяного знака. Це значно зменшує частину обсягу цифрового водяного знака, яка містить безпосередньо контрольні дані моніторингу.В результаті часто виникає ситуація при якій ефективний обсяг цифрового водяного знака є недостатнім для зберігання контрольних даних з необхідним для моніторингу розміром. В статті пропонуються шляхи вирішення цієї проблеми шляхом застосування інтервального підходу до формування стего-ключа вбудовування даних в програмний код. Описано експериментальне дослідження підходу, запропонованого в статті, та на його основі показані переваги цього підходу.
Посилання
Tu K., Tang S., Yu X., Josipovic L., Chu Z. FPGA EDA: Design Principles and Implementation. Singapore: Springer, 2024. 248 p.
Hajji B., Mellit A., Bouselham L. A Practical Guide for Simulation and FPGA Implementation of Digital Design. Singapore : Springer, 2022. 312 p.
Tehranipoor M., Zamiri Azar K., Asadizanjani N., Rahman F., Mardani Kamali H., Farahmandi F. Hardware Security: A Look into the Future. Cham : Springer, 2024. 546 p.
Pfleeger C., Pfleeger S., Margulies J. Security in Computing. 6th ed. Boston: Pearson, 2019. 800 p.
Anderson R. Security Engineering: A Guide to Building Dependable Distributed Systems. 3rd ed. Indianapolis: Wiley, 2020. 1232 p.
Bishop M. Computer Security. 2nd edn. USA, Boston: Addison-Wesley, 2018.
Stallings W. Cryptography and Network Security: Principles and Practice. 7th edn. United Kingdom, Harlow : Pearson Education Limited, 2017.
Bossuet L., Torres L. Foundations of Hardware IP Protection. USA, New-York: Springer, 2018.
Yahya A. Steganography Techniques for Digital Images. Springer, 2018. 122 p.
Shih F. Digital Watermarking and Steganography: Fundamentals and Techniques. 2nd ed. USA, Boca Raton : CRC Press. 2017. 320 p.
Fan L., Chan C., Yang Q. Digital Watermarking for Machine Learning Model: Techniques, Protocols and Applications. Singapore: Springer, 2023. 300 p.
Fridrich J. Steganography in Digital Media, Cambridge University Press, New York, 2010.
Ke Y., Liu J., Zhang M., Su T., Yang X. Steganography Security: Principle and Practice. IEEE Access. 2018 Vol. 6. P. 73009–73022. DOI: https://doi.org/10.1109/ ACCESS.2018.2881680
Zhou, H., Zhang, Y., & Wang, X. Data Integrity Verification and Monitoring in Cloud Storage. Journal of Cloud Computing: Advances, Systems and Applications. 2020. 9(1). P. 1–12.
Fridrich J., Goljan, M., Du, R. Lossless Data Embedding – New Paradigm in Digital Watermarking. EURASIP Journal on Advanced Signal Processing. 2002. P. 185–196.
Zashcholkin K., Drozd O, Shaporin R, Ivanova O, Sulima Y. Increasing the Effective Volume of Digital Watermark Used in Monitoring the Program Code Integrity of FPGA-Based Systems. IEEE East-West Design and Test Symposium (EWDTS). 2019. P. 53–58.
Zashcholkin K., Drozd O., Ivanova O., Sulima Y. Compositional method of FPGA program code integrity monitoring based on the usage of digital watermarks. Applied Aspects of Information Technology. Odessa, 2019. Vol. 2, № 02. P. 138–152.
Zashcholkin K., Drozd O., Ivanova O., Shaporin R., Veselska O., Stepova H. Embedding the Digital Watermarks into FPGA-Projects Containing the Adaptive Logic Modules. Dependable Systems, Services and Technologies (DESSERT’2019): Proceedings of 10th IEEE International Conference. United Kingdom, Leeds, 2019. P. 179–183.
Intel Quartus, https://www.intel.com/content/www/us/en/products/details/ fpga/development-tools/quartus-prime.html
